Me gustó bastante el asuntillo este de Link for ModelSim de Matlab, que permite utilizar modelos de hardware escritos con Verilog o VHDL para cosimularlos con Matlab o Simulink.
Principalmente lo veo como una posibilidad de generar bancos de prueba para los modelos sin necesidad de hacerlo directamente en código Verilog, lo que realmente es una lata.
Para poder utilizarlo, obviamente se necesita tener instalado Matlab, Simulink y ModelSim (yo tengo la versión SE). Una vez instalados los programitas, se abre Matlab y se ejecuta el comando 'configuremodelsim', esto es necesario sólo la primera vez que se utilice el software.
Con el comando 'vsim' se abre una instancia del simulador ModelSim. En la consola de este hay que iniciar un servidor con la instancia que queremos simular, por ejemplo si el módulo verilog se llama 'adder' se instanciaría con 'vsimulink work.adder' (donde 'work' es el nombre de la librería que contiene el módulo a instanciar). Se pueden agregar cuantos módulos se deseen al comando 'vsimulink'.
En el lado de simulink, es necesario añadir un bloque 'HDL Cosimulation' del toolbox 'Link for ModelSim' y dentro de él se especifican los puertos que utlizará el bloque y su correspondencia con el modulo de hardware. Lo más facil es hacerlo utilizando el botón auto-fill, con el cual uno le da el nombre del módulo y sólo busca los nombres de los puertos.
Bueno, con esto ya estamos listos para cosimular desde simulink con el botoncito acostumbrado y listo.
Un detalle no menor es que se deben adecuar las entradas al tipo de dato adecuado, por ejemplo uint8 o similar, utilizando un bloque 'Data type conversion' de 'Simulink/Signal Attributes'.
Eso es por esta entrega informativa, espero les haya sido útil.
